⑪特許出願公開

# @ 公開特許公報(A) 平2-34970

®Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成2年(1990)2月5日

H 01 L 29/784 27/12

7514-5F

8624-5F H 01 L 29/78

311 X

審査請求 未請求 請求項の数 1 (全4頁)

69発明の名称 :

電界効果型薄膜トランジスタ

②特 顧 昭63-185158

②出 顧 昭63(1988)7月25日

**@発明者林** 

久 雄

東京都品川区北品川 6 丁目 7番35号 ソニー株式会社内

勿出 願 人 ソニー株式会社

東京都品川区北品川6丁目7番35号

烟代 理 人 弁理士 志賀 富士弥

#### 明細管

1,発明の名称

電界効果型薄膜トランジスタ

- 2. 特許請求の範囲
- (1) 絶縁基体上の第1 導電型の薄膜半導体層に、第2 導電型のソース・ドレイン領域を有し、且つ該ソース・ドレイン領域間の前記半導体層上にゲート電極を有する電界効果型薄膜トランジスタに

前記ドレイン領域と前記ゲート電極下の前記薄 複半導体灌との間に、電界印加によって誘起され て前記ドレイン領域のキャリア濃度より低いキャ リア濃度となるチャンネルを有することを特徴と する電界効果型薄膜トランジスタ。

3. 発明の詳細な説明

「産業上の利用分野」

本発明は、電界効果型薄膜トランジスタに関するものである。

[発明の概要]

この発明は、絶縁基体上の第1 導電型の薄膜半 導体層に、第2 導電型のソース・ドレイン領域を 有し、且つ該ソース・ドレイン領域間の前記半導 体層上にゲート電極を有する電界効果型薄膜トラ ンジスタにおいて、

前記ドレイン領域と前記ゲート電極下の前記薄 膜半導体層との間に、電界印加によって誘起され で前記ドレイン領域のキャリア濃度より低いキャ リア濃度となるチャンネルを有することにより、

リーク電流の低減化を可能としたものである。

### [従来の技術]

電界効果型トランジスタにおいては、電界ことにドレイン近傍の電界強度は極めて大きくなる。このように高電界になるとホットキャリアが発生し、しきい値電圧Vinの変動をはじめとするショートチャンネル効果をもたらし、デバイスの信頼性のうえで重大な影響があるため、これに対してさまざまな対策が講じられている。その対策の主なものには、LDD (lightly doped drain)や

DDD (double diffused drain) が良く知られている。

一方、電界効果型の薄膜トランジスタ(TFT)においては、高耐圧化並びに逆バイアスでのリーク電流の低減化を図るための対策として、第3回に示すようなオフセットがランジスタは、絶縁起である。この電界効果型薄膜トランジスタは、絶縁起でもこの電界効果型薄膜トランジスタは、絶縁形成とは多結晶シリコンでなる半導体層2を形式している手やレインの間は20を形成し、さらにソース領域20とといる手やレイン領域20を形成されるチャンイイと領域20とにがしてが破壊度の低い低濃度がは、第額を影域としたものであって、がチャンの直上にゲート絶縁膜4を介して形成されている。

#### [発明が解決しようとする課題]

ャリア嚢度より低いキャリア嚢皮となるチャンネ ルを有することを、その解決手段としている。

#### 「作用]

電界印加によってドレイン領域よりキャリア及 度が低く誘起されたチャンネルは、ドレイン領域 近傍の電界強度を小さくして、耐圧を高くすると 共に、リーク電流を減少させる。

#### [実施例]

以下、本発明に係る電界効果型薄膜トランジスクの詳細を図面に示す実施例に基づいて説明する。 第1図は、本実施例に係る電界効果型薄膜トランジスタの断面図であり、第2図は、等価回路を示している。

図中、10はSiO.で板状に形成された絶縁 基体であって、この絶縁基体10の表面に、多結 品シリコンをCVD法にて薄膜に堆積させて成る 第1導電型(P型)の半導体薄膜11が形成され ている。この半導体薄膜11は、両脇に不純物が ゲート 3 が離れているため電界が高くなるのを防止してリーク電流を低減できるものの、低濃度領域 2 dの不純物濃度がやや高くなると、耐圧が小さくなる問題があり、また、不純物濃度が低すぎると抵抗が大きくなり O N 電流が低下するという問題点がある。従って、半導体層(多結晶シリコン層)の抵抗制御が課題となっている。

本発明は、斯る従来の問題点に着目して創案されたものであって、リーク電流を低減させ、且つ 耐圧を高めた電界効果型薄膜トランジスタを得ん とするものである。

#### 「課題を解決するための手段」

をこで、本発明は、絶縁基体上の第1 事電型の 藤と平導体層に、第2 事電型のソース・ドレイン 領域を有し、且つ該ソース・ドレイン領域間の前 記半導体層上にゲート電極を有する電界効果型 膜トランジスタにおいて、前記ドレイン領域と前 記ゲート電極下の前記薄膜半導体層との間に、電 界的加によって誘起されて前記ドレイン領域のキ

注人された第2海電型としてのN\*のソース領域
1 1 a,ドレイン領域1 1 b と、前記両領域1 1 a.
 1 ! b の間に第 1 チャンネル領域1 1 c. 第 2 チャンネル領域1 1 c. 第 2 チャンネル領域1 1 a にった。なお、第 1 チャンネル領域1 1 a にった。なお、第 1 チャンネル領域1 1 a にった。そのチャンネル長(しょ)は7 μm程度に設定されている。なり、また、第 2 チャンネル領域1 1 b に接し、そのチャンネル長(しょ)は1 μm程度に設定されている。そして、これら第 1 . 第 2 チャンネルは、ソース領域1 1 b を形成した際に、不能物のイオン注入を受けていないため、第 1 専電型である P型のままであり、双方ともその不純物源は同じである。

そして、第1チャンネル11 cの上には、SiO.で成り、その膜厚が500 A程度の第1ゲート 絶縁膜!2が形成されている。この第1ゲート 絶縁照12の上には、例えば、多結晶シリコンで成る第1ゲート 職極[3が形成されている。

さらに、絶縁基体10、半導体薄膜!」及び第

1 ゲート電極 1 3 の 第呈表面には S i O ₂で成る 総線 数 1 4 が 数層されている。なお、この絶線 版 1 4 は、ソース 領域 1 1 a とドレイン 領域で所定 のコンタクトホールが開設されている。

また、図中 1 5 は、ドレイン領域 1 1 b 側の絶線 1 4 の表面、コンタクトホール内壁及び第2 チャンネル領域 1 1 d の上方に亘って所定の厚さに被着させた配線層 1 5 () TO等で形成する)である。なお、第2 チャンネル領域 1 1 d の上方に形成された配線層 1 5 は、第2 ゲート電極 1 5 a となっており、この第2 ゲート絶縁膜 1 4 a となっている。ところで、この第2 ゲート絶縁膜 1 4 a となっている。ところで、この第2 ゲート絶縁膜 1 4 a の厚さは 3 0 0 0 人程度に設定されており、第1 ゲート絶縁膜 1 2 の厚さは 5 0 0 A 程度である。また、図中、1 6 . 1 7 は A 2 で形成されたソース電極及びドレイン電極である。

このように構成された電界効果型薄膜トランジ スタを等価回路で示すと、第2図に示したように

なお、この選界効果型薄膜トランジスタのドレイン環流 I p は、 T r i、 T r iのドレイン電流 I p i、 I p iのうち大きいもので決定される。また、トランジスタの O N 電流は、 I p i と J p i のうち小さいほうで決定される。

以上、実施例について説明したが、この他に各種の設計変更が可能であり、例えば、上記実施例にあっては、第1事電型がP型であるが、N型であっても勿論よく、その場合、第2事電型がP型であるとことは言うまでもない。

また、構造的にも各種の設計変更が可能である。

#### [発明の効果]

以上の説明から明らかなように、本発明に係る 電界効果型薄膜トランジスタにあっては、ドレイ ン領域とゲート電極下の半導体層との間に、電界 印加によって誘起されてドレイン領域のキャリア 濃度より低いキャリア濃度となるチャンネルを設 けたことにより、耐圧を上げることが出来、また、 リーク電流を減少させる効果がある。さらに、ド なり、Tr.. Tr.の2つのトランジスタが直列 に熱がっている。

次に、この電界効果型薄膜トランジスタの動作 を説明する。

トランジスタがON状態の場合は、ドレイン領域116に正の電圧をかけ、第1ゲート電極13に正の電圧をかけることにより、Tェι、TェzはON状態となる。

一方、トランジスタのOFF状態は、Trィが OFFし、TrォがONしている状態であり、ト ランジスク全体としてOFFとなっている。

ここで、第2チャンネル領域11dが第2ゲート電極15aにより電界印加されて、そのキャリア設度がドレイン領域11bのキャリア設度より低くなるように設定されている。(例えばドレイン領域のキャリア設度は5×10<sup>17</sup>で、印加時の第2チャンネル領域のキャリア決度は5×10<sup>18</sup>)このため、ドレイン領域11b近傍の電界強度は弱まり、耐圧は高くなる。また、リーク電流は、減少する。

レイン領域近傍のチャンネルの抵抗制御を容易に する効果がある。


#### 4. 図面の簡単な説明


第1 図は本発明に係る電界効果型薄膜トランジスタの実施例を示す斯面図、第2 図は等価回路図、第3 図は従来例を示す斯面図である。

10 …絶縁基体、: 1 …半導体薄膜、1 ! a … ドレイン領域、1 ! b …ドレイン領域、! l c … 第 ! チャンネル領域、! ! d … 第 2 チャンネル領 域、 I 3 … ゲート電極、 ! 5 a … 第 2 ゲート電極。


代理人 志 貨 富 士 多







従来例 第3図



# 手続補正書(自発)

特許庁長官殿

- 事件の表示
   昭和63年特許顯第185158号
- 2. 発明の名称 電界効果型薄膜トランジスタ
  - 3. 補正をする者事件との関係 出願人(218) ソニー株式会社
  - 4.代理人 〒104 東京都中央区明石町 1番29号 掖済会ビル 電話03(545)2251(代表) 弁理士 (6219) 志賀富士弥長
  - 補正の対象 明細書の「発明の詳細な説明」の欄。

## 6. 補正の内容

- (1)明細書の第8頁第16行目の「5×10<sup>17</sup>」を「5×10<sup>18</sup>」と補正する。
- (2)明細書の第9頁第1行目から第5行目まで を削除する。

以上

代理人 志賀富士弥通院

